

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-286125

(P2000-286125A)

(43)公開日 平成12年10月13日 (2000. 10. 13)

(51)Int.Cl.<sup>7</sup>

H 0 1 F 17/00

識別記号

F I

H 0 1 F 17/00

テ-マコ-ト\*(参考)

D 5 E 0 7 0

審査請求 未請求 請求項の数4 O L (全 6 頁)

(21)出願番号 特願平11-92904

(22)出願日 平成11年3月31日 (1999. 3. 31)

(71)出願人 000204284

太陽誘電株式会社

東京都台東区上野6丁目16番20号

(72)発明者 小林 啓一

東京都台東区上野6丁目16番20号 太陽誘電株式会社内

(74)代理人 100069981

弁理士 吉田 精孝 (外1名)

Fターム(参考) 5E070 AA01 AB01 BA12 CB03 CB13


CB17 CB18 EA01

(54)【発明の名称】 積層電子部品

(57)【要約】

【課題】 電気的特性を維持しつつ内部電極の導通を確実にすることができる積層電子部品を提供する。

【解決手段】 フェライトシート20を積層して形成された積層電子部品において、フェライトシート20に略コ字状のコイル導体パターン30を形成するとともに、コイル導体パターン30の端部に該パターンに沿った長孔形状のスルーホール40を形成したので、フェライトシート20に層間接続用のランドを設けることなく、接続面積を確保し、積層ずれが生じても導通不良が生じない。また、層間接続用のランドを設ける必要がないので、当該ランドによる浮遊容量の発生を防止することができる。



## 【特許請求の範囲】

【請求項1】 内部電極を形成する導体パターンが印刷された複数の絶縁シートを積層して形成される積層電子部品において、

互いに異なる層の導体パターン間が、線状の導体パターン上にその長さ方向に沿って形成された長孔形状のスルーホールを介して接続されていることを特徴とする積層電子部品。

【請求項2】 前記スルーホールによる接続において接続対象となる導体パターンは、スルーホールの長手方向に直交する方向を長さ方向とする線状に形成されていることを特徴とする請求項1記載の積層電子部品。

【請求項3】 内部電極がコイルを形成していることを特徴とする請求項1又は2何れか1項記載の積層電子部品。

【請求項4】 積層体には、コイルの磁束方向の両端部に、内部電極と導通接続する外部電極が形成されていることを特徴とする請求項3記載の積層電子部品。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、積層インダクタや積層フィルタ等の積層電子部品に関する。

【0002】

【従来の技術】従来、この種の積層電子部品の一例として図9及び図10に示す積層インダクタが知られている。図9は従来の積層インダクタにおける積層体の分解斜視図、図10はフェライトシートの平面図である。

【0003】この積層インダクタは、コイルを形成する内部電極が埋設された略直方体形状の積層体と、積層体の両端部に形成され前記内部電極と導通接続する一対の外部電極とを備えている。内部電極は、磁束方向が外部電極を結ぶ方向となるように巻回されたコイルを形成しており、コイルの両端が積層体の端面に引き出されそれぞれ外部電極と接続している。

【0004】積層体は、フェライトなどの磁性体物質からなる。図9に示すように、この積層体101は、複数のフェライトシート102を外部電極を結ぶ方向（図9では紙面上下方向）に積層圧着して形成されている。各フェライトシート102には、導体パターン103が形成されている。隣り合うフェライトシート102の導体パターン103は、スルーホール104により相互に接続されている。すなわち、導体パターン103はスルーホール104を形成した後のフェライトシート102に導電性ペーストを塗布して形成されたものであり、この塗布時に、スルーホール104内にも導電性ペーストが充填され、これにより隣り合うフェライトシート102間が導通接続される。

【0005】導体パターン103は、図10に示すように、積層体の中央部においては、略コ字状に形成されとともに、その端部にスルーホール104による接続用

のランド105を有している。また、導体パターン103は、積層体の両端部においては、前記コイルを端面に引き出すために、スルーホール104による接続用のランド105のみが形成されている。

【0006】

【発明が解決しようとする課題】ところで、このような積層電子部品では、スルーホールによる導体パターン間の導通接続を確実に行うことが重要である。特に、前述した積層インダクタのように、外部電極を結ぶ方向にフェライトシートを積層して形成する場合には、スルーホールによる接続箇所が多くなるので、この問題は重要である。スルーホールによる接続における接続不良としては、積層ずれが挙げられる。すなわち、上下層のシートが互いにずれて積層されることにより上側の導体パターンと下側の導体パターンとの導通接続が不十分になる場合がある。また、このような上下層のシートが互いにずれた状態で積層されると、導通接続は維持されているものの、スルーホールと導体パターンの接触面積が減少することになる。この接触面積の減少は、接触抵抗が増大を招き、耐電流が小さくなり好ましいものではなくなるという問題もある。

【0007】このような問題を解決するため、図9を参照して前述したように、従来の積層インダクタ100では、スルーホール104を介して接続する部位にランド105を形成している。このランド105の直径は、コイルを形成する導体パターン103の幅よりも大きく、また、スルーホール104を被覆する大きさに形成している。これにより、多少の積層ずれが生じててもランド105とスルーホール104の接続を維持し、さらに接触面積も維持している。

【0008】しかしながら、この積層インダクタでは、ランド105を設けているため、導体パターン103が理想的なコイル形成用の形状とならなくなり、また、ランド105と外部電極との浮遊容量が増加するため、自己共振周波数（ $f_0$ ）が下がるという問題があった。

【0009】本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、電気的特性を維持しつつ内部電極の導通を確実にすることができる積層電子部品を提供することにある。

【0010】

【課題を解決するための手段】上記目的を達成するために、請求項1では、内部電極を形成する導体パターンが印刷された複数の絶縁シートを積層して形成される積層電子部品において、互いに異なる層の導体パターン間が、線状の導体パターン上にその長さ方向に沿って形成された長孔形状のスルーホールを介して接続されていることを特徴とするものを提案する。

【0011】本発明によれば、スルーホールが線状の導体パターン上にその長さ方向に沿って長孔形状に形成されているので、スルーホール接続用のランドを形成する

ことなく、接触面積を大きく維持したまま導体パターン間の導通接続が確実なものとなる。これにより、ランド形成により生じる浮遊容量の増加や自己共振周波数の低下を防止できる。また、スルーホールが長孔形状に形成されているので、絶縁シートの積層がスルーホールの長手方向に多少ずれても、導体パターンの接続を十分に確保できる。

【0012】また、請求項2では、請求項1記載の積層電子部品において、前記スルーホールによる接続において接続対象となる導体パターンは、スルーホールの長手方向に直交する方向を長さ方向とする線状に形成されていることを特徴とするものを提案する。

【0013】本発明によれば、絶縁シートの積層がスルーホールの短手方向に多少ずれても、導体パターンの接続を十分に確保できる。

【0014】本発明の好適な態様の一例として、請求項3では、請求項1又は2何れか1項記載の積層電子部品において、内部電極がコイルを形成していることを特徴とするものを提案する。さらに、請求項4では、請求項3記載の積層電子部品において、積層体には、コイルの磁束方向の両端部に、内部電極と導通接続する外部電極が形成されていることを特徴とするものを提案する。

【0015】

【発明の実施の形態】本発明の一実施の形態にかかる積層電子部品について図1～図3を参照して説明する。本実施の形態では、積層電子部品の一例として積層インダクタについて説明する。図1は積層インダクタの積層体の外観斜視図、図2は積層インダクタにおける積層体の分解斜視図、図3はフェライトシートの平面図である。

【0016】この積層インダクタ10は、図1に示すように、コイルを形成する内部電極12が埋設された略直方体形状の積層体11と、積層体11の両端部に形成され前記内部電極12と導通接続する一対の外部電極13とを備えている。内部電極12は、磁束方向が外部電極13を結ぶ方向となるように巻回されたコイルを形成しており、コイルの両端が積層体11の端面に引き出され、それぞれ外部電極13と接続している。

【0017】積層体11は、フェライトなどの磁性体物質からなる。図2に示すように、この積層体11は、絶縁シートである複数のフェライトシート20を外部電極を結ぶ方向(図2では紙面上下方向)に積層圧着し、これを焼成して形成されている。フェライトシート20には、積層体11の中央部においてはコイルを形成するコイル導体パターン30が形成されており、積層体11の両端部にはコイルを積層体11の端面に引き出す引出導体パターン31が形成されている。隣り合うフェライトシート20のコイル導体パターン30又は引出導体パターン31は、それぞれスルーホール40及びスルーホール41により相互に接続されている。なお、以下の説明では、シートの相対的な位置関係について、図2にお

る紙面上下方向をもって表す。

【0018】コイル導体パターン30は、図2及び図3に示すように、所定幅の略コ字状のパターンに形成されている。コイル導体パターン30の一端部にはスルーホール40が形成されており、このスルーホール40を介して下層のシートに形成されているコイル導体パターン30又は引出導体パターン31と接続する。また、コイル導体パターン30の他端部は、上層のシートに形成されたスルーホール40又は41を介して当該上層のシートに形成されたコイル導体パターン30又は引出導体パターン31と接続する。隣り合うフェライトシート20に形成された各コイル導体パターン30は、コ字形状の開口方向が相対的に90°回転するように形成されている。これにより、コイル導体パターン30は、外部電極13を結ぶ方向を軸として螺旋状に導通接続し、内部電極12のコイル部を形成する。

【0019】引出導体パターン31は、図2に示すように、ランド形状のパターンに形成されている。この引出導体パターン31の中心には、スルーホール41が形成されている。これにより、コイルを積層体11の端面に引き出す内部電極12の引出部を形成する。

【0020】スルーホール40は、図3に示すように、前記コイル導体パターン30に被覆されるように当該コイル導体パターン30よりも小さい幅の長孔形状に穿孔されている。この長孔形状としては、例えば長方形や楕円形や長円形である。このスルーホール40は、長手方向がコイル導体パターン30の長さ方向に沿うように形成されている。このスルーホール40には、コイル導体パターン30の形成時に充填された当該パターンと同一物質が充填されている。これにより、コイル導体パターン30と下層に配置されたフェライトシート20のコイル導体パターン30又は引出導体パターン31が接続される。なお、図3において、点線は下層のフェライトシート20に形成されたコイル導体パターン30を表し、また、ハッチング部はスルーホール40による接続部を表している。

【0021】スルーホール41は、ランド形状の前記引出導体パターン31のほぼ中心位置に穿孔されている。スルーホール41は、引出導体パターン31の約半分の直径を有するように形成されている。このスルーホール41にも、前記スルーホール40と同様に、引出導体パターン31の形成時に充填された当該パターンと同一物質が充填されている。

【0022】外部電極13は、積層体11の端面に露出する内部電極12と接続している。具体的には、積層体11の一端側は、最上層のフェライトシート20に形成された引出導体パターン31と接続し、他端側は最下層のフェライトシート20に形成されたスルーホール41と接続している。

【0023】次に、この積層インダクタ10の製造方法

について説明する。なお、ここでは多数の積層インダクタ10をまとめて製造する場合について説明する。

【0024】まず、フェライトシートを作成する。具体的には、 $\text{FeO}_2$ 、 $\text{CuO}$ 、 $\text{ZnO}$ 、 $\text{NiO}$ からなる仮焼粉碎後のフェライト微粉末に、エチルセルロース、テルビネオールを加え、これを混練してフェライトペーストを得る。このフェライトペーストをドクターブレード

法等を用いてシート化してフェライトシートを得る。【0025】次に、このフェライトシートに金型による打ち抜きやレーザー加工などの手段を用いて前述したスルーホール40又は41を形成する。次いで、このフェライトシートに導電性ペーストを所定パターンで印刷する。ここで、導電性ペーストの印刷パターンは、スルーホール40を形成したシートには前記コイル導体パターンとなるように形成し、スルーホール41を形成したシートには前記引出導体パターンとなるように形成する。ここで、導電性ペーストとしては、例えばAgを主成分とした金属ペーストを用いる。

【0026】次に、これらフェライトシートをシート間の導体パターンが互いにスルーホール40又は41で接続されるように積層圧着してシート積層体を得る。次いで、このシート積層体を単位形状にカットする。

【0027】次に、これを空気中にて約400℃で2時間加熱してバインダ成分を除去し、さらに空気中にて約850～900℃で2時間焼成することにより、内部電極12が埋設された積層体11を得る。

【0028】次いで、この積層体11の両端部にディップ法などを用いて導電性ペーストを塗布し、これを空気中にて約800℃で2時間焼成することにより、外部電極13を形成する。ここで、導電性ペーストとしては、内部電極形成用のものと同じ組成のものを用いた。最後に、外部電極13にメッキ処理を施し積層インダクタ10が得られる。

【0029】このような積層インダクタ10は、スルー\*

	L値 [μH]	直流抵抗値 [mΩ]	接触面積 [μm <sup>2</sup> ]	パルス耐圧 [V]	f <sub>0</sub> [MHz]
本発明にかかる 積層インダクタ	22.1	193	58496	1.0×10 <sup>-2</sup> 以上	812
従来の 積層インダクタ	21.5	278	37994	3.5×10 <sup>-3</sup> 以上	656

【0034】この表1から読みとれるように、本実施の形態にかかる積層インダクタでは、生産性を落とすことなく、低い直流抵抗値を有し、導通不良が少なく、高耐電流性を有し、高い自己共振周波数を有する積層インダクタを得ることができた。

【0035】なお、本実施の形態では、コイル導体パターン30を略コ字形状のパターンに形成したが、本発明はこれに限定されることはない。例えば図5及び図6に示すように、コイル導体パターン30のスルーホール40が形成されていない端部を、さらに屈曲して形成して※50

\* ホール40が線状のコイル導体パターン30上にその長さ方向に沿って長孔形状に形成されているので、スルーホール接続用のランドを形成することなく、接触面積を大きく維持したままコイル導体パターン30又は引出導体パターン31間の導通接続が確実なものとなる。これにより、ランド形成により生じる浮遊容量の増加や自己共振周波数の低下を防止できる。

【0030】また、スルーホール40が長孔形状に形成されているので、図4(a)に示すように、フェライトシート20の積層がスルーホール40の長手方向に多少ずれても導体パターンの接続を十分に確保できる。ここで、図4は積層体の断面図である。また、図中においてハッチング部が接続部を表している。

【0031】さらに、スルーホール40による接続において接続対象となる下層のシートに形成されたコイル導体パターン30は、スルーホール40の長手方向に直交する方向を長さ方向とする線状に形成されているので、図4(b)に示すように、フェライトシート20の積層がスルーホール40の短手方向に多少ずれても導体パターンの接続を十分に確保できる。

【0032】因みに積層インダクタ10の具体例として、外形寸法が2.1mm×2.1mm×2.5mm、コイル導体パターン30の線幅が200μm、ターン数が5、スルーホール40の形状が160μm×300μmの長円である積層インダクタ10を200個作成して各種電気特性を測定して表1を得た。なお、比較対照として、図8及び図9を参照して前述した従来の積層インダクタ100を同数作成した。この積層インダクタ100は、ランド径を260μm、スルーホール径220μmとした。寸法、ターン数、材質等は前記積層インダクタ10と同一とした。

【0033】

【表1】

※もよい。この場合には、上層のシートに形成したスルーホール40との接触面積がさらに向上するので、積層ずれが生じて導通不良を起こすことがない。また、図7に示すように、導体パターン30を曲線状のパターンに形成するとともに、スルーホール40をこれに沿うように曲線状に形成してもよい。なお、この場合には、スルーホール40の作成はレーザー穿孔が適している。

【0036】また、本実施の形態では、コイルの磁束の方向が外部電極13を結ぶ方向となるように内部電極12を形成したが、本発明はこれに限定されるものではない

い。すなわち、図8に示すような積層インダクタ10'であってもよい。図8は、他の例にかかる積層インダクタの一部分解斜視図である。図8に示すように、この積層インダクタ10'は、コイルの磁束の方向が外部電極13を結ぶ方向と直交するようにコイル導体パターン30'を形成している。また、最上層のコイル導体パターン30'の端部は積層体11の一方の端部に露出して引出導体パターン31'を形成している。この引出導体パターン31'が一方の外部電極13に接続する。同様に、最下層のコイル導体パターンの端部は積層体11の他方の端部に露出し、他方の外部電極13に接続する。なお、コイル導体パターン30'及びスルーホール40の形成については前述した積層インダクタ10と同様である。

【0037】さらに、本実施の形態では、積層電子部品の一例として積層インダクタを例示したが、本発明はこれに限定されることはない。例えば、積層フィルタやインダクタアレイなどスルーホールを介して層間が接続されている積層電子部品であれば本発明を実施することができる。特に、本実施の形態のように、積層方向と磁束の方向が同一方向となるような積層電子部品では、積層数が大きくなることから本発明は有効である。

【0038】

【発明の効果】以上詳述したように、請求項1の発明によれば、スルーホールが線状の導体パターン上にその長さ方向に沿って長孔形状に形成されているので、スルーホール接続用のランドを形成することなく、接触面積を大きく維持したまま導体パターン間の導通接続が確実なものとなる。これにより、ランド形成により生じる浮遊

容量の増加や自己共振周波数の低下を防止できる。また、スルーホールが長孔形状に形成されているので、絶縁シート of 積層がスルーホールの長手方向に多少ずれても、導体パターンの接続を十分に確保できる。また、請求項2の発明によれば、絶縁シートの積層がスルーホールの短手方向に多少ずれても、導体パターンの接続を十分に確保できる。したがって、電気的特性を維持しつつ内部電極の導通を確実にすることができる。

【図面の簡単な説明】

【図1】積層インダクタの積層体の外観斜視図

【図2】積層インダクタにおける積層体の分解斜視図

【図3】フェライトシートの平面図

【図4】積層体の断面図

【図5】他の例にかかる積層インダクタにおける積層体の分解斜視図

【図6】他の例にかかる積層インダクタにおけるフェライトシートの平面図

【図7】他の例にかかる積層インダクタにおけるフェライトシートの平面図

【図8】他の例にかかる積層インダクタの一部分解斜視図


【図9】従来の積層インダクタにおける積層体の分解斜視図

【図10】従来のフェライトシートの平面図


【符号の説明】

10…積層インダクタ、11…積層体、12…内部電極、13…外部電極、20…フェライトシート、30…コイル導体パターン、31…引出導体パターン、40、41…スルーホール


【図1】




【図3】




【図4】




【図6】




【図7】




【図2】




【図5】



【図8】



【図9】



【図10】

